HBM을 LPDDR로 대체할 수 있다는 뻘소리는 주기적으로 나오는 것 같은데 이에 대한 반박.
(상식적으로 대체가 가능하다면 왜 추론에 대한 이해도가 가장 높은 OpenAI나 Anthropic이 HBM 확보에 그렇게 적극적이겠음?)
1. HBM이 필요하냐 아니냐는 결국 AI 서버에서 메모리 대역폭이 얼마나 중요하냐에 달려 있음.
2. 최근 거론되는 SRAM 기반 아키텍처나 zDRAM 같은 차세대 메모리 기술들도 결국 대역폭과 메모리 접근 효율을 높이기 위한 시도임. 절대 용량까지 희생하면서 대역폭을 확보하려는 방향인데, LPDDR로 HBM을 대체하겠다는 건 이런 흐름과 반대되는 방향임.
3. 추론 영역으로 가면 HBM이 덜 중요해진다는 얘기도 많이 들리는데, 추론은 메모리 대역폭에 더해 절대 메모리 용량도 중요해진다는 거지 HBM 없이 대체가 가능하다는 뜻이 아님. 특히 KV Cache가 차지하는 용량이 커지면서 HBM 외의 다른 메모리 계층까지 중요해지는 것임.
4. AI 서버에서 가장 중요한 지표는 매출과 직결되는 동일시간/전력으로 얼마나 많은 토큰을 처리할 수 있느냐임. 특히 추론 속도와 가장 비례하는 Decode에서는 메모리 대역폭이 핵심 병목임.
5. 메모리 용량이 아무리 커봐야 대역폭이 작으면 GPU의 연산 속도를 따라가지 못함. 사실 HBM조차도 이 병목을 완전히 해결하지 못하고 있음.
6. 대표적인 예시로 현세대 각 DRAM 진영에서 대역폭이 가장 빠른 루빈과 인텔의 D270 메모리 대역폭을 비교하면 22TB/s vs. 1.5TB/s로 비교조차 민망한 수준.
LPDDR 장인 애플도 PHY를 계속 늘려가며 대역폭을 확보하고 있지만, 이 방식이 대규모 AI 서버에서도 경쟁력을 가질 수 있을지는 아직 의문임.
7. HBM이 아무리 비싸다고 한들 결국 AI 서버시장에서 가장 중요한 건 매출과 직결되는 시간당 토큰처리량임. 가격이 2~3배 차이 나더라도 토큰처리량이 10배 이상 차이난다 하면 당연히 서비스제공자들은 후자를 선택함. 특히 AI 서비스가 장시간 추론과 Agent 기반으로 발전하면서 토큰 소비량은 계속 증가하고 있고, 같은 시간에 더 많은 토큰을 처리할 수 있는 시스템의 가치는 더욱 커질 수밖에 없음.
8. 팻 겔싱어가 말한 HBM의 비효율성 자체는 어느 정도 일리가 있음. 높은 제조 비용과 발열, 용량 확장의 제약이라는 트레이드오프가 명백하기 때문임. 다만 HBM이 완벽해서 사용하는 게 아니라 현재 AI 가속기가 요구하는 대역폭을 가장 현실적으로 확보할 수 있기 때문에 사용하는 것임.
9. 과거 서버 DRAM 시장에서 절대적인 영향력을 행사하던 인텔도 AI 서버용 HBM 시장에서는 주도권을 잃은 상황임. AI 전환에 제대로 대응하지 못한 인텔의 전 CEO가 HBM에 부정적인 의견을 내놓았다고 시장의 기술적 방향성이 바뀔 것 같지는 않음.
10. 결국 VS-DRAM(3D-DRAM) 같은 차세대 메모리 기술이 상용화되기 전까지는 HBM을 범용적으로 대체할 만한 대안이 마땅치 않음. 물론 LPDDR도 저비용 추론이나 대용량 메모리가 필요한 일부 영역에서는 경쟁력이 있겠지만, 특정 영역에서 경쟁력이 있다는 것과 AI 서버 전체에서 HBM을 대체한다는 건 완전히 다른 얘기임.
결론은 그냥 요즘 시장 돌아가는 꼬라지를 보면 어떻게든 메모리 주가를 떨어뜨리고 싶은 게 느껴지는 것 같음.
당장은 큰 상승이 어렵더라도 나는 그냥 계속 모아갈 예정.
앞으로 메모리 반도체 관련해서 트렌드가 완전히 바뀔 걸로 보여짐.
오늘 글로벌 테크 업계를 뒤흔든 외신 뉴스 3건이 동시에 떴는데, 그 내용을 나란히 놓고 보면 돌아가는 흐름이 꽤 심상치 않음.
1. 인텔의 '탈(脫)HBM' 선언: 비싼 HBM 빼고 노트북용 램 480GB를 때려 박음
- 인텔이 데이터센터용 차세대 AI GPU(D-시리즈)를 전격 공개했는데, 스펙이 굉장히 기묘함.
- 당연히 들어가야 할 초고가 메모리인 HBM(고대역폭 메모리)이나 GDDR7을 아예 빼버리고, 그 자리에 일반 노트북이나 스마트폰에 들어가는 저렴한 저전력 범용 메모리(LPDDR5X)를 무려 '480GB'나 꽂아 넣었음.
- 엔비디아의 최신 블랙웰 울트라(B300)에 들어가는 HBM3e 용량이 288GB인데, 인텔은 훨씬 값싼 범용 메모리를 써서 용량은 오히려 1.7배로 늘리고 전력 소모는 350W(일반 공랭식)로 확 낮춰버린 거임.
- 왜 이런 짓을 했을까? 이제 AI 시장의 중심이 모델을 처음 만드는 '학습(Training)'에서 실제 서비스를 굴리는 '추론(Inference)·에이전트 구동'으로 넘어가고 있기 때문임.
- 추론 단계에서는 너무 비싼 HBM을 쓸 바에야, 속도가 조금 느려도 값싼 범용 메모리를 대용량으로 때려 박아서 가성비 있게 돌리는 게 훨씬 이득임. 즉 빅테크들이 한국 메모리 기업들의 고마진 돈줄인 'HBM'을 우회하는 가성비 루트를 본격적으로 뚫기 시작했다는 뜻임.
2. 중국 딥시크(DeepSeek) + 화웨이의 '탈(脫)엔비디아·자체 칩' 완전 독립
- 미국이 중국에 엔비디아 첨단 칩과 HBM 수출을 막았을 때만 해도, 다들 "중국은 미리 사둔 엔비디아 칩 재고 다 떨어지면 차세대 AI 학습은 아예 못 해서 무너질 것"이라고 생각했음.
- 실제로 지금까지 딥시크를 비롯한 중국 기업들은 화웨이 칩으로는 단순 서비스 구동(추론)만 겨우 돌리고, 가장 난이도가 높은 '모델 사전학습(Pre-training)'만큼은 제재 전에 사재기해 둔 엔비디아 칩(H800·H20 등)이나 우회 수입 물량에만 의존해 왔음.
- 그런데 방금 디인포메이션(The Information) 보도에 따르면, 지금 '화웨이' 엔지니어들이 아예 딥시크 본사에 상주하며 차세대 칩을 공동 설계하고 있고, 올해 말부터는 가장 난공불락이던 '사전학습'에까지 엔비디아 대신 화웨이 자체 칩(어센드 950DT)을 본격 투입하기로 했다고 함.
- 심지어 엔비디아의 독점 무기인 '쿠다(CUDA)' 소프트웨어를 대체할 자체 툴까지 오픈소스로 풀고 있음.
- 즉, 미국(엔비디아)과 한국(메모리) 반도체를 단 한 개도 쓰지 않고 '중국산 AI(딥시크) + 중국산 칩(화웨이) + 중국산 메모리(CXMT·YMTC)'만으로 최첨단 AI 학습까지 끝내는 기술 독립을 만들어낸 셈.
- 중국의 기술 독립은 한국 매출에도 당연히 큰 영향이 있을 수밖에 없는 게, 작년 기준 삼성전자(약 71조 원·비중 30%)와 하이닉스(약 26조 원)가 중국에 판 물량만 합쳐서 연 97조 원(거의 100조 원)에 달함. 만약 중국이 AI 칩부터 메모리까지 완전한 기술 독립을 이뤄내서 이걸 다 자국산으로 대체해 버리면, 우리가 매년 깔고 가던 100조 원짜리 최대 시장이 그대로 날아가는 셈임.
3. 엔비디아의 갑질 시작: "핵심 두뇌는 TSMC에 맡길 테니, 한국은 위에 얹을 D램만 싸게 가져와라"
- 그럼 남은 엔비디아 HBM 시장에서라도 한국 기업들이 지금처럼 높은 마진을 계속 챙길 수 있을까? 이것도 쉽지 않아 보임.
- 쉽게 설명하면, HBM은 일반 D램 여러 장을 아파트처럼 높게 쌓아 올린 메모리임. 근데 아파트도 그냥 벽돌만 쌓는다고 끝이 아니라, 맨 아래 1층에 전체 데이터를 통제하는 '핵심 두뇌 칩(베이스 다이)'이 들어가야 작동함.
- 지금까지는 삼성이나 하이닉스가 이 1층 두뇌부터 위층 D램까지 통째로 만들어서 납품했기 때문에 기술값도 비싸게 받고 마진도 많이 남겼음. 특히 삼성전자는 "우린 파운드리(반도체 위탁생산 공장)까지 다 있으니까 1층 두뇌부터 꼭대기 D램까지 우리 공장에서 혼자 다 만들 수 있다"는 걸 최대 무기로 밀었음.
- 그런데 방금 로이터(Reuters) 보도에 따르면, 엔비디아가 차세대 HBM부터 삼성·하이닉스·마이크론 3사에 새로운 조건을 통보함.
- "앞으로 1층에 들어갈 핵심 두뇌는 엔비디아 방식대로 통일할 거고, 생산도 무조건 대만 TSMC(3나노) 공장에서 만들어라. 너희는 그 위에 올릴 D램만 똑같은 규격으로 만들어 와라"라고 요구한 거임.
- 결국 자존심 세우던 삼성전자조차 엔비디아에 납품을 해야 하니 어쩔 수 없이 사상 처음으로 경쟁사인 대만 TSMC 공정을 쓰기로 합의함.
- 이게 의미하는 바는 아주 명확함. 가장 부가가치가 높은 '1층 핵심 두뇌'는 엔비디아와 TSMC가 다 해 먹고, 앞으로 삼성·하이닉스·마이크론은 엔비디아가 정해준 똑같은 규격에 맞춰 '그냥 위에 쌓을 D램 벽돌만 납품하면서 누가 더 싸게 주나 단가 경쟁을 해야 하는 하청 구조'로 밀려나고 있다는 뜻임.
정리해보면 지금 반도체 판에서 동시에 벌어지고 있는 트렌드 변화는 딱 이 3가지임.
- 한쪽(인텔·빅테크)에서는 "HBM 너무 비싸서 못 쓰겠다"며 저렴한 일반 메모리(LPDDR5X)로 우회로를 뚫고 있고,
- 한쪽(중국 딥시크·화웨이)에서는 아예 미국·한국 반도체를 안 쓰고 자기들끼리 다 해 먹는 자체 생태계를 만들고 있으며,
- 가장 큰 고객(엔비디아)은 HBM의 핵심 두뇌를 대만 TSMC에 몰아주면서 한국 기업들을 단순 D램 납품 하청으로 길들이기 시작했음.
정작 돈을 쓰는 글로벌 빅테크 플레이어들은 이미 '비싼 HBM 이후의 판'을 조용히, 그리고 아주 냉혹하게 새로 짜고 있는 상황이라 앞으로 시장에 다양한 격변이 일어날 것으로 보여짐.
삼전,하닉이 저평가됐다는 얘기가 많이 나오는데, 아무리 매력적인 가격의 기업이라도 결국 코스피에 속해 있다는 한계가 있음.
글로벌 기관투자자 입장에서 한국은 상대적으로 비중이 낮은 시장이고, 환율/지정학적 리스크와 높은 변동성까지 감수해야 하는 시장임.
게다가 한국에는 TSMC처럼 압도적인 시장 지배력을 확보하고, 그 지배력이 앞으로도 장기간 유지될 것이라는 신뢰를 주는 기업이 드묾. 반도체 경쟁력이 높다는 것과 지속 가능한 독점적 지위를 확보했다는 것은 다른 문제임.
미국 10년물 국채금리가 5%를 넘고 인플레이션도 좀처럼 잡히지 않는 상황에서, 글로벌 자금이 굳이 한국 시장의 저평가를 해소해 줄 유인이 얼마나 있을까 싶음.
심지어 연초 장밋빛 전망이 쏟아질 때조차 글로벌 자금이 한국 시장의 비중을 유의미하게 늘렸다고 보기도 어려움.
기업이 저평가돼 있다는 사실과 그 저평가가 단기간에 해소된다는 것은 전혀 별개의 문제라고 생각함.
개인적으로는 주가가 내려갈 때마다 꾸준히 담고 있긴 하지만, 적어도 현재 진행 중인 전쟁 중 하나라도 제대로 종식돼 인플레가 잡히는걸 보기 전까지는 코스피가 본격적인 상승세를 이어가기는 쉽지 않을 것 같음.
삼성 MX는 현재 갤럭시 S 시리즈에 퀄컴 칩셋을 최소 30~50% 이상 채택하거나, 아예 배제해야 하는 상황이라고 봄. 여러 사정을 고려하면 퀄컴 비중을 30% 이하로 낮춰 소량만 사용하는 건 현실적으로 어렵다고 생각함
다만 미국,중국 시장의 모뎀 이슈와 퀄컴과의 계약 및 관계를 고려하면 완전 배제 역시 쉽지 않음. 개인적으로는 퀄컴 비중 50% 수준이 가장 이상적인 균형점이라고 봄 (물론 갤럭시 S 시리즈 판매량이 이전 수준을 유지한다는 가정하에)
이번 8EG6가 실패하면 MX에도 결코 좋은 시나리오가 아닌데, 마치 삼성에 호재인 것처럼 기사가 나오는 게 어이없음.
게다가 삼성 파운드리 2nm도 장기적인 기여도가 제한적인 엑시노스를 우선적으로 챙겨줄 만큼 여유로운 상황이 아님. 삼성 2나도 (SF2P, SF2X)는 시장 생각보다 훨씬 잘나가고 있음.
그리고 제 X 글은 어디까지나 충분한 백데이터 없이 작성한 개인적인 추측과 분석이므로 기사의 근거 자료로 인용하지 않으시길 바랍니다.
4F2 VCT에 대해 이 유튜버 영상보다 더 잘 설명할 자신이 없음. 진짜 깔끔하게 정리한거 같음.
다만 실제 연구하는 분들이 보면 일부 정확하지 않은 부분이 있어보이는데 (ex. HKMG부분, Floating Body Effect 등) 유튜버가 잘못 이해했다기보다는 이해를 돕기 위해 설명을 단순화하는 과정에서 생긴 차이로 보임.
전체적인 내용과 기술의 핵심은 굉장히 잘 짚은 영상이라고 생각함.
youtu.be/WzERNoqwZBk?si=tU08…
4F² 기술의 핵심 난관
구조적 문제: 트랜지스터를 수직으로 세우는 4F² 구조는 데이터 유지 능력을 저하시키는 플로팅 바디 효과와 GIDL(게이트 유도 드레인 누설 전류) 문제를 야기합니다 (1:37 - 3:24).
제조 및 수율: CXMT는 이를 극복하기 위해 정션리스 GAA(Junctionless Gate-All-Around) 기술을 연구하고 있지만 (3:30 - 4:40), 수십억 개의 셀에서 균일한 성능을 확보하고 배선 간 간섭을 제어하는 것은 매우 어려운 과제입니다 (7:16 - 8:00).
공정 결함: 금속 잔류물 등 제조 과정에서 발생하는 미세한 결함들이 제품의 신뢰성을 떨어뜨릴 수 있습니다 (9:15 - 10:20).
삼성전자 vs CXMT 전략
삼성전자의 기술력: 삼성은 이미 2009년부터 관련 연구를 진행해 왔으며, 최근에는 메모리 셀과 주변 회로를 분리하여 적층하는 하이브리드 본딩 기술을 적용한 16Gb 테스트 칩 동작에 성공했습니다 (18:07 - 20:50).
CXMT의 전략: 첨단 장비(EUV) 확보가 어려운 중국은 SAQP 등 패터닝 기술을 통해 집적도를 높이려 합니다 (14:30 - 15:00). 영상에서는 단순히 '2년 앞선 양산' 여부보다, 실제 원가 경쟁력과 수율을 확보할 수 있는지가 진정한 승부처라고 강조합니다 (24:00 - 25:10).
결론
CXMT의 위협은 4F² 기술 자체보다는, 기존 D램 생산 능력을 꾸준히 확대하며 한국 메모리 산업을 추격하는 제조 역량의 체계적인 성장에 있습니다 (26:35 - 28:00).
CXMT의 6F2 → 4F2(VCT) 전환 발표 관련 Quick Review
예전에 다른 글에서 간략히 언급했던 내용인데, 당시에는 별다른 관심을 받지 못해 추가로 다루지 않았음. 이제야 조금씩 관심을 받는 듯함.
상세한 기술적 설명은 이번 주 내로 다시 정리해볼 예정.
1. 삼성의 4F2 =/ CXMT의 4F2
삼성과 CXMT의 4F2는 실제 트랜지스터 밀도에서 상당한 차이가 있음.
가장 단순하게 설명하면, 삼성의 'F'가 CXMT의 'F'보다 훨씬 작다고 생각하면 됨.
같은 4F2 구조라고 해서 동일한 집적도를 의미하는 것은 아님.
2. 집적도 향상과 생산성은 별개의 문제
CXMT 발표대로 G5 대비 Cell Density가 33% 증가한다고 가정하면, 기존 DRAM 3사가 양산 중인 D1c 대비 약 10% 높은 수준에 불과함.
문제는 2-Wafer Bonding이 필요하다는 점.
수율이 동일하다고 가정하더라도 웨이퍼 2장을 사용해야 하므로 생산성 측면에서 상당한 불이익이 발생함.
3. VCT의 가장 큰 난제는 Channel 형성
기존 Planar DRAM은 Single Crystal Silicon Wafer 자체를 트랜지스터 채널로 활용함.
반면 VCT는 수직 방향으로 채널을 새롭게 형성해야 하며, 이를 위해 별도의 소재 증착 공정이 필요함.
이 과정에서 발생하는 Channel 품질, 계측, 신뢰성 문제가 VCT의 핵심 기술적 난제임.
4. Foundry나 VNAND에서는 이미 사용하지 않나?
DRAM은 근본적으로 요구 조건이 다름.
Logic과 달리 DRAM은 저장된 전하를 일정 시간 유지해야 하며, VNAND처럼 일반적인 Polycrystalline Silicon Channel을 그대로 적용하기에는 누설전류와 Retention 측면에서 심각한 문제가 발생함.
따라서 VCT에서는 기존과 다른 Channel Engineering 접근이 필요함.
특히 이러한 채널 특성은 장기 사용 시 신뢰성 문제로 이어질 수 있기 때문에, 양산을 위한 신뢰성 검증이 매우 까다로움.
결론
6F2에서 4F2로의 전환은 숫자만 보면 상당한 기술적 진보처럼 보이지만, EUV 도입이 어려운 CXMT 입장에서는 불가피한 선택이기도 함. 당연히 삼성의 로드맵상 4F2와는 실제 집적도에서 상당한 차이가 존재함.
결국 중요한 것은 4F2 구현 자체가 아니라 이를 얼마나 경제적이고 안정적으로 양산할 수 있느냐는 것임. 하지만 수율, 생산성, 신뢰성 등에 대한 구체적인 정보가 전혀 공개되지 않은 상황에서 이번 발표에 큰 의미를 부여하기는 어려움.
다만 개인적으로 가장 위협적이라고 생각하는 부분은 중국 고객사들이 CXMT의 VCT DRAM을 적극적으로 검증하고 도입을 추진할 가능성이 높다는 점임.
기존 서구권 고객사들은 VCT DRAM이 상용화되더라도 신뢰성 문제로 인해 도입에 상당히 보수적으로 접근할 것이라는 입장을 여러 차례 내비친 바 있음.
기술적 완성도 자체보다 이를 실제로 검증하고 개선할 수 있는 고객 기반을 확보하고 있다는 점이 CXMT의 가장 큰 위협 요소일 수 있음.
생각할수록 열받네.
삼성 파운드리에 AI5,AI6 맡길 때는 TSMC가 자기들 요구를 안 들어줘서 넘어온 거면서, 온갖 거지 같은 계약 조건 다 요구하고, 특히 팹 내부 정보 제공이랑 Audit까지 요구하면서 가격도 겁나 후려쳐 놓고.
거기다 자기 팹 짓겠다고 삼성 오스틴 팹 현지 인력까지 대거 빼가고 있는 마당에,
정작 삼성 메모리에는 대놓고 저딴 식으로 말한다고?
진짜 어이가 없네.
Replying to @RealNickMugalli
Micron has been reasonable regarding future memory prices, while others have been extortionate, which is something today’s customers won’t forget …
Micron is making is the smart move for long-term customer loyalty.
Quick Review: CXMT’s Announced Transition from 6F² to 4F² (VCT)
I briefly touched on this topic in a previous post, but it received little attention at the time, so I didn't go into further detail. It seems to be gaining some attention now.
I plan to publish a more detailed technical analysis later this week.
1. Samsung's 4F² ≠ CXMT's 4F²
There is a substantial difference in actual transistor density between Samsung's and CXMT's 4F² implementations.
To put it simply, Samsung's "F" is significantly smaller than CXMT's "F."
Just because both use a 4F² cell architecture does not mean they achieve the same level of integration density.
2. Higher Density Does Not Necessarily Mean Higher Productivity
Assuming CXMT's claimed 33% increase in cell density over G5 is accurate, the resulting density would only be approximately 10% higher than the D1c generation currently in mass production at the three major DRAM manufacturers.
The problem is that CXMT's approach requires two-wafer bonding.
Even assuming identical yields, consuming two wafers introduces a substantial disadvantage in manufacturing productivity.
3. The Biggest Challenge of VCT Is Channel Formation
Conventional planar DRAM uses the single-crystal silicon wafer itself as the transistor channel.
VCT, on the other hand, requires the channel to be formed vertically, involving additional material deposition processes.
The resulting challenges in channel quality, metrology, and reliability represent some of the most critical technical hurdles for VCT.
4. Isn't This Already Being Done in Foundry Logic and V-NAND?
DRAM has fundamentally different requirements.
Unlike logic devices, DRAM must retain stored electrical charge for a certain period of time.
Simply adopting the conventional polycrystalline silicon channels used in V-NAND would introduce serious challenges in leakage current and data retention.
Therefore, VCT requires a different approach to channel engineering.
More importantly, these channel characteristics can lead to long-term reliability issues, making reliability qualification for mass production particularly demanding.
Conclusion
On paper, the transition from 6F² to 4F² looks like a significant technological advancement.
However, for CXMT, which faces considerable difficulties in adopting EUV lithography, this transition may also be a necessity rather than simply a technological choice.
Naturally, CXMT's 4F² implementation is still substantially different from Samsung's planned 4F² architecture in terms of actual integration density.
Ultimately, what matters is not whether CXMT can demonstrate a 4F² structure, but whether it can manufacture it economically, reliably, and at scale.
With virtually no concrete information disclosed regarding yield, productivity, or reliability, I find it difficult to attach too much significance to this announcement at this stage.
However, what I personally consider the biggest threat is the strong possibility that Chinese customers will actively evaluate and adopt CXMT's VCT DRAM.
Traditional Western customers have repeatedly indicated that they would take a highly conservative approach to adopting VCT DRAM, even after commercialization, primarily due to reliability concerns.
In that sense, CXMT's greatest competitive advantage may not be the technological maturity of VCT itself.
It may be the fact that CXMT has access to a customer base willing to validate, adopt, and help improve the technology in real-world applications.
CXMT의 6F2 → 4F2(VCT) 전환 발표 관련 Quick Review
예전에 다른 글에서 간략히 언급했던 내용인데, 당시에는 별다른 관심을 받지 못해 추가로 다루지 않았음. 이제야 조금씩 관심을 받는 듯함.
상세한 기술적 설명은 이번 주 내로 다시 정리해볼 예정.
1. 삼성의 4F2 =/ CXMT의 4F2
삼성과 CXMT의 4F2는 실제 트랜지스터 밀도에서 상당한 차이가 있음.
가장 단순하게 설명하면, 삼성의 'F'가 CXMT의 'F'보다 훨씬 작다고 생각하면 됨.
같은 4F2 구조라고 해서 동일한 집적도를 의미하는 것은 아님.
2. 집적도 향상과 생산성은 별개의 문제
CXMT 발표대로 G5 대비 Cell Density가 33% 증가한다고 가정하면, 기존 DRAM 3사가 양산 중인 D1c 대비 약 10% 높은 수준에 불과함.
문제는 2-Wafer Bonding이 필요하다는 점.
수율이 동일하다고 가정하더라도 웨이퍼 2장을 사용해야 하므로 생산성 측면에서 상당한 불이익이 발생함.
3. VCT의 가장 큰 난제는 Channel 형성
기존 Planar DRAM은 Single Crystal Silicon Wafer 자체를 트랜지스터 채널로 활용함.
반면 VCT는 수직 방향으로 채널을 새롭게 형성해야 하며, 이를 위해 별도의 소재 증착 공정이 필요함.
이 과정에서 발생하는 Channel 품질, 계측, 신뢰성 문제가 VCT의 핵심 기술적 난제임.
4. Foundry나 VNAND에서는 이미 사용하지 않나?
DRAM은 근본적으로 요구 조건이 다름.
Logic과 달리 DRAM은 저장된 전하를 일정 시간 유지해야 하며, VNAND처럼 일반적인 Polycrystalline Silicon Channel을 그대로 적용하기에는 누설전류와 Retention 측면에서 심각한 문제가 발생함.
따라서 VCT에서는 기존과 다른 Channel Engineering 접근이 필요함.
특히 이러한 채널 특성은 장기 사용 시 신뢰성 문제로 이어질 수 있기 때문에, 양산을 위한 신뢰성 검증이 매우 까다로움.
결론
6F2에서 4F2로의 전환은 숫자만 보면 상당한 기술적 진보처럼 보이지만, EUV 도입이 어려운 CXMT 입장에서는 불가피한 선택이기도 함. 당연히 삼성의 로드맵상 4F2와는 실제 집적도에서 상당한 차이가 존재함.
결국 중요한 것은 4F2 구현 자체가 아니라 이를 얼마나 경제적이고 안정적으로 양산할 수 있느냐는 것임. 하지만 수율, 생산성, 신뢰성 등에 대한 구체적인 정보가 전혀 공개되지 않은 상황에서 이번 발표에 큰 의미를 부여하기는 어려움.
다만 개인적으로 가장 위협적이라고 생각하는 부분은 중국 고객사들이 CXMT의 VCT DRAM을 적극적으로 검증하고 도입을 추진할 가능성이 높다는 점임.
기존 서구권 고객사들은 VCT DRAM이 상용화되더라도 신뢰성 문제로 인해 도입에 상당히 보수적으로 접근할 것이라는 입장을 여러 차례 내비친 바 있음.
기술적 완성도 자체보다 이를 실제로 검증하고 개선할 수 있는 고객 기반을 확보하고 있다는 점이 CXMT의 가장 큰 위협 요소일 수 있음.
CXMT의 6F2 → 4F2(VCT) 전환 발표 관련 Quick Review
예전에 다른 글에서 간략히 언급했던 내용인데, 당시에는 별다른 관심을 받지 못해 추가로 다루지 않았음. 이제야 조금씩 관심을 받는 듯함.
상세한 기술적 설명은 이번 주 내로 다시 정리해볼 예정.
1. 삼성의 4F2 =/ CXMT의 4F2
삼성과 CXMT의 4F2는 실제 트랜지스터 밀도에서 상당한 차이가 있음.
가장 단순하게 설명하면, 삼성의 'F'가 CXMT의 'F'보다 훨씬 작다고 생각하면 됨.
같은 4F2 구조라고 해서 동일한 집적도를 의미하는 것은 아님.
2. 집적도 향상과 생산성은 별개의 문제
CXMT 발표대로 G5 대비 Cell Density가 33% 증가한다고 가정하면, 기존 DRAM 3사가 양산 중인 D1c 대비 약 10% 높은 수준에 불과함.
문제는 2-Wafer Bonding이 필요하다는 점.
수율이 동일하다고 가정하더라도 웨이퍼 2장을 사용해야 하므로 생산성 측면에서 상당한 불이익이 발생함.
3. VCT의 가장 큰 난제는 Channel 형성
기존 Planar DRAM은 Single Crystal Silicon Wafer 자체를 트랜지스터 채널로 활용함.
반면 VCT는 수직 방향으로 채널을 새롭게 형성해야 하며, 이를 위해 별도의 소재 증착 공정이 필요함.
이 과정에서 발생하는 Channel 품질, 계측, 신뢰성 문제가 VCT의 핵심 기술적 난제임.
4. Foundry나 VNAND에서는 이미 사용하지 않나?
DRAM은 근본적으로 요구 조건이 다름.
Logic과 달리 DRAM은 저장된 전하를 일정 시간 유지해야 하며, VNAND처럼 일반적인 Polycrystalline Silicon Channel을 그대로 적용하기에는 누설전류와 Retention 측면에서 심각한 문제가 발생함.
따라서 VCT에서는 기존과 다른 Channel Engineering 접근이 필요함.
특히 이러한 채널 특성은 장기 사용 시 신뢰성 문제로 이어질 수 있기 때문에, 양산을 위한 신뢰성 검증이 매우 까다로움.
결론
6F2에서 4F2로의 전환은 숫자만 보면 상당한 기술적 진보처럼 보이지만, EUV 도입이 어려운 CXMT 입장에서는 불가피한 선택이기도 함. 당연히 삼성의 로드맵상 4F2와는 실제 집적도에서 상당한 차이가 존재함.
결국 중요한 것은 4F2 구현 자체가 아니라 이를 얼마나 경제적이고 안정적으로 양산할 수 있느냐는 것임. 하지만 수율, 생산성, 신뢰성 등에 대한 구체적인 정보가 전혀 공개되지 않은 상황에서 이번 발표에 큰 의미를 부여하기는 어려움.
다만 개인적으로 가장 위협적이라고 생각하는 부분은 중국 고객사들이 CXMT의 VCT DRAM을 적극적으로 검증하고 도입을 추진할 가능성이 높다는 점임.
기존 서구권 고객사들은 VCT DRAM이 상용화되더라도 신뢰성 문제로 인해 도입에 상당히 보수적으로 접근할 것이라는 입장을 여러 차례 내비친 바 있음.
기술적 완성도 자체보다 이를 실제로 검증하고 개선할 수 있는 고객 기반을 확보하고 있다는 점이 CXMT의 가장 큰 위협 요소일 수 있음.
Micron was effectively pushed out of China's server market.
I believe this could actually work in Micron's favor, allowing it to focus more on U.S. customers and negotiate better deals with them.
yna.co.kr/amp/view/AKR202510…
Replying to @RealNickMugalli
Micron has been reasonable regarding future memory prices, while others have been extortionate, which is something today’s customers won’t forget …
Micron is making is the smart move for long-term customer loyalty.
중국이 신기술 도입에 적극적인 이유 중 하나가, 시장에 없는 신기술에 CAPEX를 투자하면 상당한 세제 혜택을 받을 수 있기 때문이라고 들었음.
게다가 중국 고객사들이 초기 기술 검증에 적극적으로 나서주니, 기존 업체들보다 신기술 도입에 따른 실패 리스크도 낮출 수 있는 구조.
일례로 인텔은 잘나가던 시절 DRAM 제조사 내부 컨퍼런스에서 VCT 도입 시 서버용 DRAM의 검증 기간이 2배 이상 길어질 것이라고 언급한 적도 있다고 함.
이런 검증 부담의 차이까지 고려하면, 중국과 비중국 시장 간 신기술 도입 속도에도 상당한 격차가 발생할 수밖에 없을 듯.
아직 중국과 기존업체간 기술 격차가 상당하다고 생각했는데, 최근 중국 업체들이 발표하는 로드맵이 워낙 공격적이라 슬슬 불안해짐. 특히 YMTC는 이미 2020년대 초부터 삼성과 크로스 라이선스 관련 논의를 이어왔을 정도임.
단순히 목표만 높게 잡는 게 아니라 실제로 기술적 자신감이 붙은 건 아닐까 싶음.
문제는 중국 메모리 업체들의 실제 기술 수준을 객관적으로 평가할 만한 검증된 자료가 부족하다는 것.
이러다 중국 업체들이 예상보다 빠르게 기술 격차를 좁히고 치고 나와도, 시장은 제대로 대비하지 못한 채 뒤늦게 충격을 받는 게 아닐까 싶음.
CXMT가 4F²를 먼저 꺼내는 의미
1. 중국 창신메모리(CXMT) 최고경영자 차오칸위가 상하이 행사에서 4F²(셀 면적을 줄여 같은 칩에 더 담는 차세대 D램 구조) 개발에 핵심 진전이 있었다고 밝혔음
2. 이를 적용한 서버용 DDR5(데이터센터용 차세대 D램)를 연말까지 출시하겠다고 예고했음
3. 4F²는 지금 주류인 6F²보다 셀 면적을 약 33% 줄일 수 있어 같은 면적에 더 많은 데이터를 담는다는 말임
4. 핵심은 독자 VSG(수직형 서라운딩 게이트, 채널을 세워 누설전류를 줄이는 트랜지스터)로 제조 공정을 다시 짰다는 주장임
5. 삼성전자는 10나노미터 이하에서 4F²를 2028년께 넣을 전망이라, 발표 일정만 보면 CXMT가 약 2년 빠름
6. 반대로 연말 월 30만장 웨이퍼 규모까지 키운다지만, 제품 선보임이 곧 대규모 양산·서버 인증 통과는 아님
선보임과 양산 사이 간극이 아직 커서 당장 한국 메모리 지위를 흔들긴 이른 것 같음
월 30만장을 기존 제품을 더 만들면 큰돈이 되는 시기인데
저런 강한 자신감은 의심을 해야 맞음
렛저 스택스 Ledger Stax에 임플란트된 장비 목록:
마이크로 컨트롤러, LTE 모뎀, 안테나, eSIM
1. 사용자가 기기를 처음 켜고 시드를 생성/입력하면
2. 임플란트가 화면 데이터 라인을 기록함
3. 시드 구문 단어가 모이면 LTE 모뎀으로 공격자에게 전송
4. 이후 공격자는 해당 주소의 잔액을 모니터링하다가 적절한 시점에 자산을 탈취
*Secure Element (보안장치)를 건드리지 않기 때문에 정품확인이 통과됨
*임플란트 안에 통신 기능이 탑재되어 있어서 자체적으로 외부로 데이터를 보낼 수 있음








